三星公布芯片背面供电技术

三星的背面供电网络技术（BSPDN）堪称一项颠覆性的创新。它通过巧妙地将电源线从传统的芯片正面转移到背面，成功实现了供电网络与信号网络的物理分离。这一革命性的技术旨在解决传统前端供电网络（FSPDN）所面临的布线拥堵和能效问题，从而在优化芯片面积、性能和功耗方面取得显著进展。

该技术展现出一系列引人注目的优势：

一、芯片面积的显著缩小

与传统FSPDN相比，BSPDN技术能够将芯片面积减少高达14.8%。而在更为先进的2nm工艺中，芯片面积的缩减比例更是达到了17%。早期的测试结果显示，对于Arm内核，面积减少的比例更是高达10%到19%，这无疑是一个令人瞩目的成就。

二、能效与性能的飞跃式提升

BSPDN技术不仅有助于减少芯片面积，还能显著提升能效和性能。据相关测试，能效提升了大约15%，性能则增强了8%。电路压降也有所降低。信号布线的长度减少了9.2%，这一改进有助于减少供电路径，从而进一步减少能量损耗。

三、布线的优化与革新

供电网络与信号网络的分离，使得布线布局更为优化。这一创新减少了堆叠层数，如传统的供电需要10-20层堆栈，而现在则大幅度减少了这一数字。布线干扰也得到有效降低，使得整个芯片的运行更为稳定高效。

在应用领域，三星已经制定了明确的应用规划。特别是在2nm工艺方面，初代2nm工艺（SF2）计划在2025年量产，面向移动设备市场。其改进版SF2P则定于2026年问世，旨在提升性能12%、降低功耗25%。值得一提的是，BSPDN技术已经被整合到2nm工艺中，为AI/HPC芯片的性能提升提供了强大支持。

尽管三星在BSPDN技术上取得了显著进展，但行业内的竞争依然激烈。英特尔计划在Intel 20A节点应用PowerVia技术，而台积电也不甘示弱，其A16节点（2026年）将集成Super PowerRail技术。面对这些竞争压力，三星通过不断提升BSPDN技术的竞争力，旨在巩固其在全球半导体市场的地位，特别是在AI芯片市场。

实施BSPDN技术也面临一些挑战。如何解决硅通孔（TSV）与金属层分离导致的拉伸强度问题成为关键。可能需要调整TSV的高度或宽度来解决这一问题。新工艺对封装和制造流程提出了更高的要求，需要在成本与良率之间取得平衡。

三星的背面供电网络技术（BSPDN）为半导体行业带来了新的希望和挑战。其独特的优势使得芯片面积、性能和功耗都得到了显著提升，为未来的科技发展打下了坚实的基础。